

Министерство образования и науки Российской Федерации  
Федеральное государственное бюджетное образовательное учреждение  
высшего образования  
«Владимирский государственный университет  
имени Александра Григорьевича и Николая Григорьевича Столетовых»  
(ВлГУ)



«15 » 02 2016 г.  
A.A. Панфилов

#### РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ

«ЯЗЫКИ ОПИСАНИЯ АППАРАТУРЫ»  
(наименование дисциплины)

Направление подготовки 09.03.01 «Информатика и вычислительная техника»

Профиль/программа подготовки \_\_\_\_\_

Уровень высшего образования \_\_\_\_\_ бакалавриат

Форма обучения \_\_\_\_\_ очная

Семестр	Трудоемкость зач. ед./ час.	Лекции, час.	Практич. занятия, час.	Лаборат. работы, час.	СРС, час.	Форма промежу- точного контро- ля (экз./зачет)
4	6/216	36	36	18	90	Экзамен (36)

Владимир, 2016

2013  
706

## **1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ**

Курс «Языки описания аппаратуры» является основой для освоения цикла дисциплин по проектированию аппаратной части систем и устройств вычислительной техники. Языки описания аппаратуры широко используются для проектирования интегральных микросхем и, особенно, сверхбольших интегральных схем.

Современные СБИС являются основой компьютерной техники, сотовых телефонов, всех средств связи и большинства бытовых приборов. Проектирование таких систем, с все возрастающей их сложностью, требует применения совершенно новых подходов на основе современных систем автоматизированного проектирования. При разработке ИМС приходится использовать описания на различных уровнях: поведенческом, структурном, логическом, схемном, топологическом; проводить моделирование, синтез и верификацию сотен и тысяч блоков (модулей, узлов), входящих в ИМС.

Целью дисциплины является знакомство и изучение студентами основ стандартных языков описания аппаратуры и систем моделирования и проектирования на их основе.

Достижение названных целей предполагает решение следующих задач:

- Изучение базовых конструкций языка VHDL и методов проектирования устройств с использованием языка VHDL;
- изучение типовых маршрутов проектирования устройств в современных систем автоматизированного проектирования на ПЛИС;
- овладение навыками работы с коммерческими САПР.

## **2. МЕСТО ДИСЦИПЛИНЫ В СТРУКТУРЕ ОПОП ВО**

Дисциплина «Языки описания аппаратуры» относится к вариативной части ОПОП по направлению 09.03.01 – «Информатика и вычислительная техника». Дисциплина логически, содержательно и методически тесно связана с рядом теоретических дисциплин и практик ОПОП.

Дисциплина базируется на дисциплинах «Дискретная математика и математическая логика», «Информатика», «Программирование», является основой для изучения последующих дисциплин профессионального цикла: «Архитектура вычислительных систем», «Моделирование» и других, а также играет важную роль в выполнении курсовых проектов и выпускной квалификационной работы.

## **3. КОМПЕТЕНЦИИ ОБУЧАЮЩЕГОСЯ, ФОРМИРУЕМЫЕ В РЕЗУЛЬТАТЕ ОСВОЕНИЯ ДИСЦИПЛИНЫ (МОДУЛЯ)**

• способность осваивать методики использования программных средств для решения практических задач (**ОПК2**);

• способность решать стандартные задачи профессиональной деятельности на основе информационной и библиографической культуры с применением информационно-коммуникационных технологий и с учётом основных требований информационной безопасности (**ОПК5**);

В результате освоения дисциплины обучающийся должен демонстрировать следующие результаты образования:

**Знать:** основные конструкции стандартного языка описания аппаратуры VHDL, основные приемы синтеза аппаратуры на основе VHDL, основные средства САПР для ПЛИС (**ОПК2**) ;

**Уметь:** применять языки типа VHDL при моделировании цифровых устройств и систем, применять средства синтеза при проектировании ПЛИС (**ОПК2, ОПК5**) ;

**Владеть:** навыками работы с учебными и коммерческими САПР ПЛИС (**ОПК2**).



#### 4. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ

Общая трудоемкость дисциплины составляет 6 зачетных единиц, 216 часов.

№ п/п	Раздел (тема) дисциплины	Семестр	Неделя семестра	Виды учебной работы, включая самостоятельную работу студентов и трудоемкость (в часах)						Объем учебной работы, с применением интерактивных методов (в часах / %)	Формы текущего контроля успеваемости (по неделям семестра), форма промежуточной аттестации (по семестрам)	
				Лекции	Практические занятия	Лабораторные работы	Контрольные работы	CPC	KП / КР			
1	2	3	4	5	6	7	8	9	10	11	12	
1	<b>Введение в языки описания аппаратуры</b>											
1. 1	Язык описания VHDL. Введение	2	1	2	2	4		5		4/50	Отчеты по лабор. занятиям.	
1. 2	VHDL. Структура типы, функции и процедуры		2	2	2			5		2/50	Устный опрос.	
1. 3	VHDL: Структурное, потоковое и поведенческое описание		3- 5	6	6			15		3/25	Устный опрос. Отчеты по лабор. занятиям.	
2	<b>Проектирование комбинационных схем на VHDL</b>											
2. 1	Проектирование дешифраторов	2	6	2						-	Отчеты по лабор. занятиям.	
	Текущий контроль		6		2			5		1/50	Отчет по CPC Рейтинг-контроль №1	
2. 2	Описание схем шифраторов		7	2	2			5		2/50		
2. 3	Описание мультиплексоров		8	2	2			5		2/50	Устный опрос.	
2. 4	Проектирование сумматоров, вычитающих устройств и АЛУ		9	2	2	4		5		4/50	Отчеты по лабор. занятиям.	
2. 5	Примеры проектирования комбинационных схем на VHDL		10 - 11	4	4	4		10		2/16,6	Устный опрос. Отчеты по лабор. занятиям.	
1	2	3	4	5	6	7	8	9	10	11	12	

	Текущий контроль	2	12		2			5		1/50	Отчет по СРС РК №2
<b>3</b>	<b>Проектирование последовательностных схем на VHDL</b>										
3.1	Принципы проектирования последовательностных логических схем	2 12 - 13 14 15	4	4	6		5		5/35,7	Устный опрос. Отчеты по лабор. занятиям.	
3.2	Синтез схем последовательностной логики		2	2			5		2/50	Устный опрос.	
3.3	Примеры проектирования последовательностных схем		2	2			5		2/50	Отчеты по лабор. занятиям.	
<b>4</b>	<b>Проектирование устройств в базисе ПЛИС</b>										
4.1	Программируемые логические ИС	2 16 17 18 18	2	2			5		2/50	Устный опрос.	
4.2	Интегральные схемы типа CPLD		2	2			5		2/50	Отчеты по лабор. занятиям.	
4.3	Интегральные схемы типа FPGA		2						1/50	Устный опрос.	
	Текущий контроль			2			5		1/50	Отчет по СРС Рейтинг-контроль №3	
Всего			36	36	18		90		36ч/ 40%	Экзамен	

#### 4.1 Лабораторный практикум

Лабораторный практикум является групповой аудиторной работой в малых группах. Целью лабораторного практикума является:

- подтверждение теоретического материала, полученного на лекционных занятиях, путем разработки небольших по объему программ по изучаемой теме в условиях лабораторий вуза или сторонних предприятий;

- приобретение практических навыков и компетенций в области постановки и решения задач по профилю профессиональной деятельности.

Перед проведением лабораторных занятий студенты должны освоить требуемый теоретический материал и процедуры выполнения лабораторной работы по выданным им предварительно учебным и методическим материалам.

## Темы лабораторных работ

№	Цели лабораторного практикума	Наименование лабораторных работ
1	Цель: изучение маршрута проектирования электронных устройств в базисе ПЛИС; знакомство со средствами проектирования САПР ПЛИС Xilinx ISE; временное моделирование полученного устройства. Получение навыков проектирования простых цифровых схем.	Исследование маршрута проектирования цифровых устройств в САПР Xilinx ISE
2	Цель: изучение основных конструкций языка VHDL, типов описания схем на VHDL и методов проектирования комбинационных схем.	Структурное описание комбинационных логических схем на VHDL
		Поведенческое описание комбинационных логических схем на VHDL
		Потоковое описание комбинационных логических схем на VHDL
		Разработка ядра цифрового блока на базе языка VHDL
3	Цель: изучение возможностей языка VHDL для описания последовательностных схем.	Синтез последовательностных логических схем на VHDL
4	Цель: исследование характеристик устройств при реализации в базисе ПЛИС и зависимость характеристик реализации от стиля написания программ.	Разработка цифровых часов.

## 4.2.Практические занятия

Практические занятия являются формой индивидуально-группового и практико-ориентированного обучения на основе реальных или модельных ситуаций применительно к виду и профилю профессиональной деятельности.

### Темы практических занятий

№	Цели практикума	Наименование занятия
1	Цель: Изучение структуры программы на VHDL, связи способа описания устройства и описания на VHDL	Структура программ на VHDL Структурное описание на VHDL
2	Цель: Изучение способов применения параллельных и последовательных операторов языка VHDL.	Потоковое и поведенческое описание на VHDL
3	Цель: разработка программ типовых цифровых блоков на VHDL	Описание схем комбинационной логики
		Проектирование конечных автоматов
4	Цель: освоение принципов создания документации при проектировании цифровых устройств	Правила разработки СОК
5	Цель: изучение VHDL-маршрутов проектирования микросхем	Маршрут проектирования заказных ИМС.

## **ОБРАЗОВАТЕЛЬНЫЕ ТЕХНОЛОГИИ**

При освоении дисциплины используются следующие сочетания видов учебной работы с методами и формами активизации познавательной деятельности бакалавров для достижения запланированных результатов обучения и формирования компетенций:

- изучение теоретического материала дисциплины на лекциях с использованием компьютерных технологий;

- самостоятельное изучение теоретического материала дисциплины с использованием Интернет-ресурсов, информационных баз, методических разработок, специальной учебной и научной литературы;

- закрепление теоретического материала при проведении лабораторных работ и практических занятий с использованием современной вычислительной техники и систем программирования, выполнения проблемно-ориентированных, поисковых, творческих заданий;

- самостоятельная работа студента, направленная на углубление и закрепление знаний, развитие практических умений, комплекса универсальных (общекультурных) и профессиональных компетенций, повышение творческого потенциала бакалавров, заключается в работе бакалавров с лекционным материалом, поиске и анализе литературы и электронных источников информации по заданной проблеме, переводе материалов из тематических информационных ресурсов с иностранных языков, изучении тем, вынесенных на самостоятельную проработку, подготовке докладов и презентаций по результатам выполненной работы, изучении теоретического материала к лабораторным занятиям, подготовке к экзамену.

## **6ОЦЕНОЧНЫЕ СРЕДСТВА ДЛЯ ТЕКУЩЕГО КОНТРОЛЯ УСПЕВАЕМОСТИ, ПРОМЕЖУТОЧНОЙ АТТЕСТАЦИИ ПО ИТОГАМ ОСВОЕНИЯ ДИСЦИПЛИНЫ И УЧЕБНО-МЕТОДИЧЕСКОЕ ОБЕСПЕЧЕНИЕ САМОСТОЯТЕЛЬНОЙ РАБОТЫ СТУДЕНТОВ**

### **6.1 Самостоятельная работа студентов**

**Целью самостоятельной работы** являются формирование личности студента, развитие его способности к самообучению и повышению своего профессионального уровня.

Самостоятельная работа заключается в изучении содержания тем курса по конспектам, учебникам и дополнительной литературе, подготовке к лабораторным и практическим занятиям, выполнении заданий для самостоятельной работы, оформлении лабораторных работ, подготовке к промежуточной аттестации и экзаменам.

Задания для самостоятельной работы студентов

#### **Изучение маршрута проектирования цифровых устройств в САПР ПЛИС**

Контрольные вопросы:



1. Синтез цифровых схем, заданных логической функцией: описание таблицей истинности, карты Карно, минимизация логических схем.
2. Основные этапы маршрута проектирования электронных устройств в базисе ПЛИС.
3. Содержание отчетов САПР, информация о:
  - максимальной частоте работе устройства;
  - максимальной задержке на комбинационной логике;
  - максимальной задержке на трассах между логическими элементами;
  - размещении портов I/O по физическим выводам кристалла;
  - объеме устройства в примитивах данной архитектуры(Slice, Flip Flop, LUT и т.д)

### **Структурное, поведенческое и потоковое описание комбинационных логических схем на VHDL**

Контрольные вопросы:

1. Структура программ на языке VHDL.
2. Структурное описание проекта, применение и синтаксис операторов *Component, for-generate, entity*.
3. Использование и синтаксис параллельных операторов *process, if, case, loop, for*, параллельные сигнальные операторы присваивания, оператор *select*.
4. Потоковое описание проекта.
5. Поведенческое описание проекта.

### **Синтез последовательностных логических схем на VHDL**

Контрольные вопросы:

1. Синтез конечных автоматов по таблице переходов.
2. Приемы создания программы, описывающей таблицу переходов конечных автоматов, на языке VHDL.
3. Структурное описание конечных автоматов.
4. Синтаксис конструкций VHDL для описания конечных автоматов.

## **6.2 Оценочные средства для текущего контроля успеваемости**

- а) отчет по решению задач на практических занятиях;
- б) отчет по выполненным лабораторным работам;
- в) устный опрос студентов во время лекции по изучаемому материалу;
- г) вопросы и задачи к рейтинг-контролю

Рейтинг-контроль № 1

Вариант 1

1. Оператор *Component*
2. Потоковое описание
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и поведенческое описание схемы трехходовой И-НЕ (использовать компоненты AND2 и INV)

Вариант 2

1. Оператор *for-generate*
2. Поведенческое описание
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить потоковое и поведенческое описание схемы трехходовой И-НЕ

Вариант 3

1. Моделирование времени на VHDL
2. Применение последовательных и параллельных операторов.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и поведенческое описание схемы трехходовой И-НЕ

Вариант 4

1. Параллельный сигнальный оператор присваивания
2. Структура программы на VHDL. Объявление объекта, объявление архитектуры.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить поведенческое и потоковое описание схемы определитель четных чисел со входом разрешения

Вариант 5

1. Оператор *select*
2. Потоковое описание
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и поведенческое описание схемы определитель четных чисел со входом разрешения

## Вариант 6

1. Оператор *process*
2. Типы данных в языке VHDL
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить потоковое и структурное описание схемы трехходового элемента ИЛИ (использовать компоненты OR2).

## Вариант 7

1. Оператор *if*
2. Структурное описание.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и потоковое описание схемы трехходового элемента ИЛИ.

## Вариант 8

1. Оператор *case*
2. Применение последовательных и параллельных операторов.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить поведенческое и структурное описание схемы четырехходового элемента ИЛИ (использовать компоненты OR2).

## Вариант 9

1. Оператор *loop*
2. Структура программы на VHDL. Объявление объекта, объявление архитектуры.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и потоковое описание схемы четырехходового элемента ИЛИ

## Вариант 10

1. Оператор *for*
2. Структурное описание.
3. Определить тип заданного проекта (структурное, потоковое, поведенческое описание), количество и характеристика операторов.
4. Выполнить структурное и поведенческое описание схемы четырехходового элемента ИЛИ.

## Рейтинг-контроль № 2

### Вариант 1

1. Понятие комбинационной схемы
2. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием мнемонических имен состояний
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

### Вариант 2

1. Понятие последовательностной схемы

•

2. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием кодов состояний
- 3 Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 3

1. Виды последовательностных схем
2. Конструкции VHDL для описания схем с обратными связями
- 3 Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 4

1. Понятие конечного автомата
2. Прием, который позволяет не использовать тип портов *buffer* при описании схем с обратными связями
- 3 Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 5

1. Понятие синхронных тактируемых схем
2. Использование признака *event*
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 6

1. Понятие триггера и защелки
2. Конструкции VHDL, используемые при проектировании тактируемых схем.
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 7

1. Понятие комбинационной схемы
2. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием мнемонических имен состояний
3. Дать характеристику программы по следующему плану:

•

- тип схемы: комбинационная, последовательностная, конечных автомат.
- тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
- тип VHDL- описания (структурное, потоковое, поведенческое).
- количество и тип операторов.

#### Вариант 8

1. Понятие последовательностной схемы
2. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием кодов состояний
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 9

1. Виды последовательностных схем
2. Конструкции VHDL для описания схем с обратными связями
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

#### Вариант 10

1. Понятие конечного автомата
2. Прием, который позволяет не использовать тип портов *buffer* при описании схем с обратными связями
3. Дать характеристику программы по следующему плану:
  - тип схемы: комбинационная, последовательностная, конечных автомат.
  - тактируемая, с синхронным или асинхронным сбросом, без сигнала сброса.
  - тип VHDL- описания (структурное, потоковое, поведенческое).
  - количество и тип операторов.

### Рейтинг-контроль № 3

#### Вариант 1

1. Понятие сложного ядра
2. Какие из правил проектирования ядер нарушены в данной программе

#### Вариант 2

1. Технология проектирования систем на одном кристалле
2. Какие из правил проектирования ядер нарушены в данной программе

#### Вариант 3

1. Средства проектирования СОК фирмы Xilinx
2. Какие из правил проектирования ядер нарушены в данной программе

#### Вариант 4

•

1. Понятие программного ядра
2. Какие из правил проектирования ядер нарушены в данной программе

Вариант 5

1. Понятие виртуального ядра
2. Какие из правил проектирования ядер нарушены в данной программе

Вариант 6

1. Понятие аппаратного ядра
2. Какие из правил проектирования ядер нарушены в данной программе

### **6.3 Оценочные средства для промежуточной аттестации студентов по итогам освоения дисциплины**

а) вопросы к экзамену

1. Структура программы на VHDL. Объявление объекта, объявление архитектуры.
2. Типы данных в языке VHDL. Библиотеки и пакеты
3. Последовательные и параллельные операторы. Их применение
4. Структурное описание цифровых схем
5. Потоковое описание цифровых схем
6. Поведенческое описание цифровых схем
7. Оператор *Component*
8. Оператор *for-generate*
9. Оператор *entity*
10. Параллельные операторы присваивания
11. Оператор *select*
12. Оператор *process*
13. Оператор *if*
14. Оператор *case*
15. Оператор *loop*
16. Оператор *for*
17. Понятие последовательностной схемы
18. Виды последовательностных схем
19. Понятие конечного автомата
20. Понятие комбинационной схемы
21. Понятие синхронных тактируемых схем
22. Понятие триггера и защелки
23. Конструкции VHDL для описания схем с обратными связями
24. Прием, который позволяет не использовать тип портов *buffer* при описании схем с обратными связями
25. Конструкции VHDL, используемые при проектировании тактируемых схем.
26. Использование признака *event*

•

27. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием мнемонических имен состояний
28. Конструкции VHDL, используемые при проектировании конечных автоматов с использованием кодов состояний
29. Технология проектирования систем на одном кристалле
30. Понятия программного, виртуального и аппаратного ядер.
31. Понятие сложного ядра

## **7УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ**

### **7.1 Основная литература**

1. ПЛИС фирмы "Xilinx": описание структуры основных семейств [Электронный ресурс] / Кнышев Д.А., Кузелин М.О. - М. : ДМК Пресс, 2016. - <http://www.studentlibrary.ru/book/ISBN9785941200283.html>
2. ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры [Электронный ресурс] / Стешенко В.Б. - М. : ДМК Пресс, 2016. - <http://www.studentlibrary.ru/book/ISBN9785941201129.html>
3. Проектирование на ПЛИС. Курс молодого бойца [Электронный ресурс] / Максфилд К. - М. : ДМК Пресс, 2015. - <http://www.studentlibrary.ru/book/ISBN9785970602652.html>

### **7.2 Дополнительная литература**

1. Цифровые устройства [Электронный ресурс] : учебное пособие для вузов / Г.И. Пухальский, Т.Я. Новосельцева. - СПб. : Политехника, 2012. - <http://www.studentlibrary.ru/book/ISBN5732503595.html>
2. Введение в современные САПР [Электронный ресурс] : Курс лекций / Малюх В.Н. - М. : ДМК Пресс, 2010. - <http://www.studentlibrary.ru/book/ISBN9785940745518.html>
3. Введение в математические основы САПР[Электронный ресурс] : курс лекций / Ушаков Д.М. - М. : ДМК Пресс, 2011. - <http://www.studentlibrary.ru/book/ISBN9785940748298.html>
4. Языки VHDL и VERILOG в проектировании цифровой аппаратуры на ПЛИС [Электронный ресурс]: учебное пособие / Поляков А.К. - М. : Издательский дом МЭИ, 2012. - <http://www.studentlibrary.ru/book/MPEI188.html>
5. Проектирование встраиваемых систем на ПЛИС[Электронный ресурс] / Наваби З.; пер. с англ. Соловьева В.В. - М. : ДМК Пресс, 2016. - <http://www.studentlibrary.ru/book/ISBN9785970601747.html>

### **7.3. Программное и коммуникационное обеспечение**

Операционные системы Windows и Linux, стандартные офисные программы MS Office и Libre Office, Интернет-ресурсы.

САПР фирм Xilinx, Mentor Graphics, CADENCE.

### **6.4. Электронные средства обучения**

Набор слайдов, методические указания к выполнению лабораторных и практических работ, контрольные тесты.

## **8МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ**

### **8.1 Лабораторное оборудование**

Лабораторные занятия проводятся в специализированной лаборатории с использованием персональных компьютеров. При проведении лабораторных работ используется мультимедиа проектор и интерактивная доска.

### **8.2 Средства вычислительной техники и демонстрационное оборудование**

Лекции читаются в аудитории кафедры ВТ, оснащенной мультимедиа проектором. При выполнении самостоятельной работы по освоению дисциплины студенты имеют возможность работать в компьютерном классе кафедры ВТ с выходом в сеть Интернет, используя лицензионное прикладное и системное программное обеспечение, а также электронные методические материалы.

Рабочая программа дисциплины составлена в соответствии с требованиями ФГОС ВО по направлению 09.03.01 – «Информатика и вычислительная техника»

Рабочую программу составил к.т.н., доцент кафедры ВТ  
(ФИО, подпись)

Калыгина Л.А.

Рецензент:

*д.т.н., будущий член-корреспондент Российской Академии наук  
сектор ИДО "Сибирь", Лобачев Г.А.*  
(место работы, должность, ФИО, подпись)

Программа рассмотрена и одобрена на заседании кафедры Вычислительная техника  
Протокол № 6 от 15 февраля 2016 года

Заведующий кафедрой  В.Н.Ланцов  
(ФИО, подпись)

Рабочая программа рассмотрена и одобрена на заседании учебно-методической комиссии  
направления 09.03.01

Протокол № 1 от 15 февраля 2016 года  
Председатель комиссии  В.Н.Ланцов  
(ФИО, подпись)